• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989000731A1
    申请号:PCT/JP1988/000703
    申请日:1988-07-15
    公开日:1989-01-26
    发明作者:Mitsuo Kurakake；Jiro Kinoshita；Fumio Kawamura
    申请人:Fanuc Ltd；
    IPC主号:G06F11-00
    专利说明:
    [0001] 明 細 書
    [0002] メ モ リ 装置
    [0003] 技 術 分 野
    [0004] 本発明は、 ノ、' リ テ ィ ビ ッ ト 用の R A M が付加さ れた メ モ リ 構成を有す る メ モ リ 装置 に関す る 。
    [0005] 背 景 技 術
    [0006] コ ン ピ ュ ータ の処理やデータ 通信 な どで、 そ の誤 り を 検出す る ため、 データ コ ー ド に ノ リ テ ィ ビ ッ 卜 を付加 し てノ、' リ テ ィ チ ェ ッ ク が行われて レヽ る 。
    [0007] こ のパ リ テ ィ チ ェ ッ ク機能を有す る メ モ リ 装置が R A
    [0008] M ( ラ ン ダム ア ク セス メ モ リ ） を 用 い て構成 さ れ る 埸 合、 ノ リ テ ィ チ ェ ッ ク を行 う ためのノヽ ' リ テ ィ データ と し て 、 例 え ば 8 ビ ッ ト のデー タ 幅 に 更 に 1 ビ ッ ト の ノ リ テ ィ ビ ッ ト を付加す る必要があ る 。 こ の ため に、 従来は 8 ビ ヅ ト の デー タ 用 の R A M に 対 し て 1 ビ ッ ト の み の データ入力ポー ト お よ びデータ 出力ボー ト を有す る R A M がバ リ テ ィ ビ ッ ト 用 と し て使用 さ れて い た。
    [0009] 第 3 図ほ こ の種のメ モ リ 装置の一例を示す プ ロ ク 図 であ る。 こ れは 3 2 k X 8 ビ ッ ト のデータ 用 R A M 2 個 に対 し て、 6 4 k X 1 ビ ッ ト のノ リ テ ィ ビ ッ ト 用 の R A M を 1 個使用 し た も の で あ る 。
    [0010] 同図に ぉ レヽ て、 1 1 , 1 2 はデータ 用 R A M、 1 3 は ノ リ テ ィ ビ ッ 卜 用の R A M 、 1 4 はパ リ テ ィ ビ ヅ ト 発生 回路、 1 5 は比較回路で あ り 、 データ 用 R A M I 1 , 1 2 に 8 ビ ッ ト のデータ を書込む時 に 、 こ のデータ に対応 し て 1 ビ ッ 卜 の パ リ テ ィ ビ ッ 卜 が R A M 1 3 の ァ ド レ ス の対応位置に書込まれる。 そ し て図示 し てい ない C P U の選択に よ り デー タ 用 R A M 1 1 あ る レヽ は 1 2 よ り 8 ビ のデータ が読出さ れる と き は、 こ のデータ に対応 す る ノぺ リ テ ィ ビ ト が同時 に R A M 1 3 か ら 読出 さ れ て、 比較回路 1 5 に よ っ てチ ェ ッ ク さ れる。 こ の比較回 路 1° 5 は、 誤 り が検出さ れた と きパ リ テ ィ ア ラ ーム信号 を送出す る よう 構成さ れている。
    [0011] 上述の メ モ リ 装置で ほ 3 2 k X 8 ビ 、ソ ト のデータ 用 R A Mの 2 個 に対し、 ノ リ テ ィ ビ ヅ ト 用 と し て 6 4 k X 1 ビ ッ ト の R A Mを 1 個の割合で必要 と し、 こ の 6 4 k X 1 ビ ヅ 卜 の R A M は、 一般に 流通 し てい る 3 2 k X 8 ビ ヅ ト R A M に比較 して高価であ る。 つ ま り 、 データ 用 R A M を 2 n個ま た は 2 n — 1 個使用 し て構成さ れる メ モ リ 装置に は、 データ 用 R A M をサボ一小 す る パ リ テ ィ ビ ッ ト 用 R A M が n個必要 と な る ため、 メ モ リ 装置の容 量を大き ぐした場合で も 、 そ れ に よ っ て ビ ッ ト 単位の価 格の低減が +分に は図れない。 ま た、 データ 甩 R A Mが 多数用い ら れる場合に は、 パ リ テ ィ ビ ッ 卜 用 R A Mの個 数も上記の割合で設け る こ と が必要に な り 、 R A M の実 装面積が大 き く な る と い う 問題も生ず る。
    [0012] 発 明 の 開 示
    [0013] 本発明は、 こ う し た問題点を解決すべ く な さ れた も の で 、 例 え ば、 3 2 k X 8 ビ ヅ ト R A M の よ う な、 複数 ビ 、 ト データ が同時に リ—— ド /ラ イ ト可能な R A M にパ リ テ ィ データ を格納す る こ と に よ り 、 ノ、 · リ テ ィ 用 R A M の個数を減少させ た メ モ リ 装置を提供す る こ と を 目 的 と し て レヽ る 。
    [0014] 本発明 に よ れば、 複数ビ ツ ト 構成のデータ記憶領域を 備え、 そ れ ら各データ に対 し て設定される パ リ テ ィ ビ ッ ト のみを格納す る パ リ テ ィ 用 メ モ リ に R A M を使用す る メ モ リ 装置 に お い て 、 複数 ビ ッ ト 構成の ワ ー ド 单位で リ ー ドノラ イ 卜 が行なわれる パ リ テ ィ 用 R A M と 、 前記 データ記憶領域に書き込 ま れ る データ に対す る パ リ テ ィ ビ ッ ト を前記パ リ テ ィ 用 R A M の対応す る ビ ッ ト 位置に 格納す る イ ン タ ー フ ヱ イ ス手段 と 、 前記データ 記憶領域 か ら読み出さ れる.データ のバ リ テ ィ チ ェ ッ ク に際し て前 記ノ リ テ ィ 用 R A M の対応位置 に格納さ れた ビ ト デ ー タ を選択 し て 出力す る選択手段 と を具備 し て な る メ モ リ 装置が提供で き る 。
    [0015] 従 っ て太発明のメ モ リ 装置は、 パ リ テ ィ ビ ツ ト を付加 す る た めのメ モ リ と し て同時 に複数 ビ ヅ 卜 の リ ー ド ラ ィ 卜 が行え る パ リ テ ィ 用 R A M を用レヽ る こ と に よ り 、 各 ワ ー ド デー タ に 割 り あ て ら れ る ノ リ テ ィ ビ ッ ト を 、 1 ビ ッ ト 单位で な し に、 複数ビ ッ ト 单位で ま と め て取 り 扱 う よ う に し て、 ノペ リ テ ィ ビ ッ ト 用 メ モ リ の個数の減少を 図 っ て い る 。
    [0016] 図面の簡単な説明
    [0017] 第 1 図は本発明の一実施例を示す ブ ロ ッ ク構成図、 第 2 図ほ ノ、 · リ テ ィ 用 R A M の イ ン タ ー フ ェ イ ス回路を.示す 説明図、 第 3 図は従来のノ リ テ ィ 甩 R A M を用いた メ モ リ 構成を示す ブロ ッ ク 図であ る 。
    [0018] 発明を実施す る ための最良の形態
    [0019] 以下、 図面を用いて本究明の一実施例について詳細に 説明する 。
    [0020] 第 1 図ほ本発明の一実施例を示す回路の構成プロ ッ ク 図であ り 、 第' 2 図は本実施例のパ リ テ ィ 甩 R A M のイ ン ターフ ェ イ ス回路の説明図である 。
    [0021] 第 1 図 に おいて、 1 はブロ セ ヅ サ （ C P U ) 、 2 0 〜 2 7 ほ 8 個の デー タ 用 R A M で、 そ れぞれ 3 2 k X 8 ビ ト の記億容量の も の 、 3 はデ コ ーダで、 C P U 1 か ら の ァ ド レ ス指令 コ ー ド A D ！! 〜 A D n + 2 を S 0 〜 S 7 の 8 個のチ ッ プセ レ ク^ト に変換してデータ 用 R A M 2 0 〜 2 7 に送る も のであ る 。
    [0022] 4 ほ パ リ テ ィ ビ ヅ 卜 用の R A M (以下、 ノぺ リ テ ィ R A
    [0023] M 4 と い う ） で、 上記データ 用 R A M 2 ひ〜 2 7 と 同様 構成の 3 2 k X S ビ ッ ト 容量の R A Mが用い ら れる。 こ の R A M 1 5 ほ、 上言己 C P U 1 か ら の ァ ド レスデ一タ A D 1 A D 1 5と 、 オ ア ゲー ト G か ら の チ ブ セ レ ク ト S 0 〜 S 7 が入力さ れ、 かつイ ン タ ー フ ェ イ ス回路 5 と 接続され、 バ リ テ ィ データ を複数ビ ト 同時に リ 一ド / ラ イ 卜 す る こ と がで き る よ う に構成 さ れ る 。 6 は ノ、' リ テ ィ ビ ッ ト 発生回路、 7 ほ比較回路で、 と も に前記第 3 図の従来装置の パ リ テ イ ビ ツ 発生回路 1 4 、 比較回路 1 5 と 同等のもので ある。 イ ン タ ー フ ヱ イ ス 回路 5 は第 2 図 に 示す よ う に ラ ッ チ a 0 〜 a 7 、 セ レ ク タ b O 〜 b 7 、 セ レ ク タ c l お よ び 各種の バ ッ フ ァ な ど を有 し 、 ノペ リ テ ィ ビ ッ ト 発生回路 6 か ら入力す る ノ リ テ ィ デー タ P D I 、 比較回路 7 に 出力 さ れ る ノ リ テ ィ デー タ P D O の 外 、 ラ ッ チ 回路 a 0 〜 a 7 への ラ ッ チ信号 D L E 、 ラ イ ト 時 の パ リ テ ィ デ ー タ の 出 カ イ ネ ー ブ ル信号 0 E 、 ア ド レ ス 指令 コ ー ド A' D i！ 〜 A D n + 2 や チ ッ プ セ レ ク ト S O 〜 S 7 が供給 さ れ て い る 。
    [0024] そ し て 、 データ 用 R A M 2 0 〜 2 7 に デー タ が書込 ま れ る 時 に 、 こ の デー タ に 対応 す る パ リ テ ィ の 値 を パ リ テ ィ R A M 4 に書込む こ と に な る が、 ノ、' リ テ ィ R A M 4 は 8 ビ ッ 卜 の た め 、 同時 に 8 ビ の書込み は行え る が 1 ビ 、ソ ト の みの書込み は不可能で あ る 。
    [0025] こ の た め、 データ 用 R A M 2 0 〜 2 7 の デー タ に 付カロ す る ノ リ テ ィ ビ ッ ト を 、 そ 'の ァ ド レ ス に 対応 す る ノ、' リ テ ィ R A M 4 の所定 ビ ッ ト 位置 に 格納す る 際 に は、 ノ、' リ テ ィ R A M 4 か ら 所定 ビ ヅ 卜 を含む 8 ビ 、 / ト を呼出 し て ラ ッ チ a O 〜 a 7 に ラ ッ チ す る 。 そ し て 、 デー タ 用 R A M 2 0 〜 2 7 を選択す る チ ッ プ セ レ ク ト S 0 〜 S 7 に し た がレヽ 、 対応す る セ レ ク タ b 0 〜 b 7 を選択 し て 、 ノ、' リ テ ィ ビ ッ ト 発生回路 6 か ら の入力 P D I に 応 じ た 1 ビ ッ ト 分の パ リ テ ィ デー タ の み を変更 し 、 他の.ビ ッ ト は そ の ま ま に し て 、 再度そ れ ら 8 ビ ッ ト デー タ を ノペ リ テ ィ R A M 4 に 書込む リ ー ド · モ デ フ ア イ · ラ イ ト ' サ イ ク ルが 実行される 。
    [0026] つ ぎに、 デ一タ読み出 し時に ノ リ テ ィ R A M 4 か ら パ リ テ ィ ビ ッ ト を読出すに は、 ま ずデータ 用 R A M 2 0 〜 2 7 のデータ格納位置に対応す る ビ ッ ト 位置か ら 8 ビ ト のパ リ テ ィ デー タ が読出 され、 そ れ ら が ラ ッ チ回路 a 0 〜 a 7 に ラ ッ チ さ れる 。 ついで、 セ レ ク タ c 1 に人 力 さ れ る ア ド レス指令 コー ド A D n〜 A D n + 2 に よ り データ 用 R A M 2 0 〜 2 7 のデータ に付加すべ き 1 ビ ッ 卜 のノ リ テ イ データ P D 0 がセ レ ク タ c 1 か ら比較回路 7 に送出さ れる 。
    [0027] _ こ の よ う に構成 さ れ る 本実施例の メ モ リ 装置で は 、 デ一タ用 R A M と して 3 2 k X 8 ビ ッ ト の R A M 8 個を 設け た と き 、 そ の 8 個分の パ リ テ'ィ デー タ がィ ン タ ー フ ェ イ ス回路 5 に よ り 8 ビッ ト 分ずつ 3 2 k 8 ビ ケ ト の パ リ テ ィ R A M 4 に 記憶 さ れ る 。 そ し て パ リ テ ィ チ ェ ク時に は格納された 8 ビ ッ ト のノ リ テ ィ データ を イ ン タ 一 フ ェ イ ス回路 5 に よ り 、 データ 用 R A M 2 0 〜 2 7 を指定す る ア ド レ ス指令 コー ド に対応 し て 1 ビ ヅ 卜 ずつ読出 さ れる 。 そ し て選択さ れたデータ に対応 し て発 生する パ リ テ ィ ビ ッ 卜 がパ リ テ ィ ビ ト 発生回路 6 か ら 送出さ れる こ と に よ り 、 比較回路 7 に てパ リ テ ィ チエ ツ ク さ れて、 誤 り が検出さ れた場合ほパ リ テ ィ ア ラーム信 号を送出す る 。
    [0028] 以上、 本発明の一実施例を説明 し たが、 本発明 は こ れ に限定さ れる も ので な く 、 本発明の要旨の範囲内で種々 の変形が可能で あ っ て、 こ れ ら を本発明の範囲か ら排除 す る も の で は ない。
    [0029] 産業上の利用可能性
    [0030] 本発明の メ モ リ 装置は、 パ リ テ ィ ビ ッ ト を格納す る メ モ リ と し て、 3 2 k X 8 ビ ヅ 卜 のデータ 用 R A M と 同一 メ モ リ 構成のパ リ テ ィ R A M を採甩 し て、 ノ リ テ ィ R A M 用の イ ン タ ー フ ェ イ ス回路 に よ り 8 ビ ッ ト 分ずつパ リ ティ ビ ッ ト を格納 し た の で、 データ 用 メ モ リ の 8 個に対 し て ノ リ テ ィ 用 メ モ リ は 1 個で格納で き る こ と に な り 、 R A M の実装面積が減少す る効果が得 ら れ る と と も に 、 メ モ リ の所要個数が減ず る の で そ の コ ス 卜 が低減す る効 果があ る 。
    权利要求:
    Claims請 求 の 範 囲
    ( 1 ) 複数ビ ッ ト構成のデータ記憶領域を備え、 それ ら各デ一タ に対して設定さ れるバ リ テ ィ ビ ッ トのみを格 納す る パ リ テ ィ 用メ モ リ に R A M を使用す る メ モ リ 装置 は、 次を含む ： ：
    複数ビ ッ ト 構成の ヮー ド单位で リ 一 ドノラ イ ト が行な われる ノ リ テ ィ 用 R A M ；
    前記データ記憶領域に書き込ま れる データ に対する パ リ テ イ ビ ッ ト を前記パ リ テ ィ 用 R A M の対応す る ビ ッ ト 位置に格納する イ ン タ ー フ ェ イ ス手段 ；
    前記デー タ 記憶領域か ら 読み出 さ れ る データ の パ リ テ ィ チ ェ ッ ク に際 して前記バ リ テ ィ 用 R A Mの対応位置 に 格納 さ れ た ビ 卜 データ を選択 し て出力す る 選択手
    ( 2 ) 前記パ リ テ ィ 用 R A M は、 n ビ ト 単位のデー タ を格納 し、 その n ビ ッ 卜 の各ビ ッ ト データ が前記デー タ記憶領域の区分さ れた n 個の領域に対応す る よ う に割 り 当て ら れてい る こ と を特徴 と す る請求の範囲第 （ 1 ) 項記載の メ モ リ 装置。
    ( 3 ) 前記データ記憶領域を、 m個のデータ R A M に よ り 構成 し、 前記パ リ テ ィ 用 R A M も データ R A M と 同 一構成 と し た こ と を特徴 と す る請求の範圏第 ( 2 ) 項記 載の メ モ リ 装置。 ( 4 ) 前記選択手段は、 データ R A M の ア ド レ ス指令 コ ー ド A D n〜 A D n + 2 に よ り ノペ リ テ ィ ビ ッ ト を選択す る よ う に し た こ と を特徴 と す る請求の範囲第 （ 1 ) 項記 載のメ モ リ 装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8739011B2|2014-05-27|Method and apparatus for detecting communication errors on a bus
    US5719888A|1998-02-17|Memory system
    EP0384569B1|1996-06-12|Memory block address determinationcircuit
    US5602780A|1997-02-11|Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
    US4757503A|1988-07-12|Self-testing dynamic ram
    US7136985B2|2006-11-14|Method and system for fast data access using a memory array
    CA1165893A|1984-04-17|Error-correcting system
    US7117421B1|2006-10-03|Transparent error correction code memory system and method
    US5469450A|1995-11-21|Nonvolatile memory device including multi-ECC circuit
    US4951248A|1990-08-21|Self configuring memory system
    TW436799B|2001-05-28|Multi-bit memory device having error check and correction circuit and method for checking and correcting data errors therein
    KR940008140B1|1994-09-03|캐쉬메모리 내장반도체 기억장치 및 그의 데이타독출방법
    US5491703A|1996-02-13|Cam with additional row cells connected to match line
    US4953128A|1990-08-28|Variable delay circuit for delaying input data
    US4106109A|1978-08-08|Random access memory system providing high-speed digital data output
    DE2916710C2|1989-03-09|
    JP2738687B2|1998-04-08|誤り訂正システムおよび方法
    US5131091A|1992-07-14|Memory card including copy protection
    US4945512A|1990-07-31|High-speed partitioned set associative cache memory
    US4028684A|1977-06-07|Memory patching circuit with repatching capability
    US4394753A|1983-07-19|Integrated memory module having selectable operating functions
    DE3125048C2|1987-09-03|
    US4044339A|1977-08-23|Block oriented random access memory
    US4617624A|1986-10-14|Multiple configuration memory circuit
    EP0263924B1|1993-11-03|On-chip bit reordering structure
    同族专利:
    公开号 | 公开日
    JPS6421651A|1989-01-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS5588154A|1978-12-27|1980-07-03|Fujitsu Ltd|Data storage method|
    JPS57117198A|1981-01-13|1982-07-21|Omron Tateisi Electronics Co|Memory system with parity|
    JPS593797A|1982-06-30|1984-01-10|Fujitsu Ltd|Storage device|JP2004063074A|2002-07-26|2004-02-26|Samsung Electronics Co Ltd|半導体メモリ装置|JPS61214040A|1985-03-20|1986-09-22|Fujitsu Ltd|Parity circuit of memory|JPH0314149A|1989-06-13|1991-01-22|Matsushita Electric Ind Co Ltd|Read/write controller of memory unit|
    JPH03229339A|1990-02-05|1991-10-11|Nec Corp|Memory data error detecting circuit|
    JP5012366B2|2007-09-26|2012-08-29|Ｔｄｋ株式会社|再生信号評価方法|
    JP6370528B2|2011-09-30|2018-08-08|ラムバス・インコーポレーテッド|メモリデバイス群間でのチェックビットメモリデバイスの共有|
    法律状态:
    1989-01-26| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1989-01-26| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]